アドバンテスト

・第３期中期経営計画（MTP3、2024〜2026年度）で売上高・営業利益率・当期利益・投下資本利益率（ROIC）・基本的１株当たり当期利益（EPS）の３カ年平均を主要経営指標として継続的な向上を目指す
・掲げた経営指標を超過する可能性が高まったことから、2025年10月にMTP3の経営指標をそれまでの業績進捗と外部環境認識に沿った内容へ修正
・中期経営目標の達成度を役員報酬の株式報酬や業績連動賞与に連動させ、日経半導体株指数との相対的株主総利回り（r-TSR）および中期経営計画のサブストラテジーから選定した環境・人財に関するKPIの達成状況を重視した評価を行う

■半導体テストソリューション
半導体の性能・機能・信頼性を確認するためのテスト装置と、その周辺機器・ソフトウェア・サービスを組み合わせた総合的な提案のことです。アドバンテストは、SoC向け・メモリ向けのテスタに、ハンドラやシステムレベル・テストなども組み合わせ、「どの工程で・どうやって測るか」まで含めたパッケージとして提供しています。

■半導体テストシステム（半導体テスタ）
半導体デバイスが設計どおりに動くかを電気的に確認するための専用装置です。ICの端子に信号を出し入れして、速度・機能・消費電力などを大量のチップに対して自動で測定します。アドバンテストは、この分野で世界トップクラスのシェアを持つ企業です。

■メモリテスタ
DRAMやフラッシュメモリなど、記憶用半導体に特化して設計された半導体テストシステムです。読み書きの正確さ、データ保持時間、エラーの出やすさなどを高速かつ大量に検証し、量産時の良否判定と歩留まり向上に大きく貢献します。

■SoC（System on Chip）
CPU、GPU、メモリ制御、通信機能など、従来は複数のチップで担っていた機能を1枚の半導体に集約した高機能チップです。スマートフォンや自動車用の高度な電子制御ユニットなどで使われ、テスト内容も複雑で高難度になるため、高度な半導体テストシステムが必要になります。

■テストハンドラ
半導体チップをトレイやテープから取り出し、テスタに接続されたソケットまで自動で搬送する装置です。温度を上げたり下げたりしながら大量のデバイスを連続して流し込むことで、現実に近い環境でのテストを効率よく行えるようにします。

■デバイスインタフェース
テストシステムと半導体デバイスを電気的に接続するためのソケットやインタフェースボードなどの総称です。デバイスごとにピン配置や信号条件が異なるため、専用設計のデバイスインタフェースを使うことで、高速かつ正確なテストを可能にします。

■システムレベル・テストシステム
半導体チップ単体ではなく、モジュールやボードなど「実際の使用環境に近い形」に組み込んだ状態で動作を確認するテストシステムです。OSやアプリケーションを起動して実運用に近い負荷をかけることで、従来の電気特性試験だけでは見つかりにくい不良や不具合を検出します。

■テストセル
テストシステム、テストハンドラ、デバイスインタフェースなどを一体で組み合わせた「テストの作業単位」を指す言葉です。1つのテストセルの効率を高めることで、工場全体のテスト能力（スループット）やコストに大きな影響が出るため、アドバンテストはセル全体での最適化を重視しています。

■テストフロー
ウェーハテスト、パッケージテスト、システムレベルテストなど、半導体が量産されてから製品として出荷されるまでの一連のテスト工程の流れを指します。アドバンテストは個々の装置だけでなく、このテストフロー全体をどう設計するかを含めてソリューションとして提案している点が特徴です。

■ウェーハテスト
半導体がまだ「丸いウェーハ」の状態にある段階で、各チップ（ダイ）が正常に動くかを確認する工程です。ここで不良ダイを見極めることで、後工程のムダなパッケージングを減らし、製造コストを抑えることができます。

■パッケージテスト
ウェーハを切り出してパッケージに封入した後の半導体に対して行うテストです。ピン接続やパッケージ組立による不良がないかを確認し、実際の部品として出荷可能な品質であるかを判定します。

■測長SEM
半導体やフォトマスク上の配線やパターンの幅・間隔などを、電子線を使って高精度に測定する装置です。ナノメートル単位の微細な線幅を正確に測ることで、製造プロセスが狙いどおりの寸法で作れているかを評価します。

■欠陥レビューSEM
製造工程で検出された「欠陥」がどのような形状・原因なのかを詳しく観察するための電子顕微鏡です。欠陥の種類や発生メカニズムを分析し、プロセス条件の見直しや歩留まり改善につなげる役割を持ちます。

■Advantest Interconnect SolutionsTM
テストシステムとテストデバイスをつなぐソケットやサーマルコントロールユニットなどを束ねたアドバンテスト独自のソリューションブランドです。テストシステム本体だけでなく、その周辺機器も含めて一体最適化することで、「テストシステムからテストデバイス端まで」のトータルソリューションを実現します。

■Automation of Test
アドバンテストが中期経営計画で掲げるコンセプトで、半導体テストの効率を飛躍的に高めることを意味します。個々のテスト装置の性能向上に加え、複数の製品・ソリューションを有機的に結びつけ、社外パートナーとも連携することで、テスト工程全体の自動化・最適化を進める考え方を指します。

■SiConic™: Automated Silicon Validation
アドバンテストが提供を開始した「シリコン検証の自動化ソリューション」です。半導体の設計検証工程と、実際にシリコンができあがってからの検証工程をつなぎ、テストシステムと設計ツールの間でデータやテストパターンを連携させることで、シリコン検証の効率化と品質向上を図ります。

■ハイ・パフォーマンス・コンピューティング（HPC）デバイス
大規模な計算処理を行うサーバやスーパーコンピュータ、AI計算用アクセラレータなどに使われる高性能チップを指します。消費電力あたりの性能やメモリ帯域が重視され、アドバンテストにとっては高度なテスト需要が増える重要市場となっています。

■High Bandwidth Memory（HBM）
メモリチップを縦方向に積層し、高速なインタフェースでGPUやAI向けSoCなどと接続することで、非常に大きなデータ転送量を実現するメモリです。先端のAI/HPC用途で採用が進んでおり、テストも従来のメモリより複雑かつ高精度な対応が求められます。

■3Dパッケージング
複数の半導体チップを縦方向に積み重ねたり、立体的に配置したりすることで、高性能化や小型化を図るパッケージ技術です。チップ間の配線が複雑になるため、テスト工程でも接続の正しさや熱・信号品質をより厳しく確認する必要があります。

■チップレット
大きな1つのチップを、役割ごとに分割した小さなチップ（チップレット）に分け、それらを1つのパッケージの中で組み合わせて使う考え方です。必要な機能だけを組み合わせられる一方で、チップ間インタフェースのテストや組み合わせごとの検証が重要なテーマになります。

■ヘテロジニアス・インテグレーション
異なる製造プロセスや機能を持つ複数のチップを1つのパッケージ内に組み合わせて実装する技術です。例えば、ロジック・メモリ・アナログ・センサーなどを組み合わせることで高機能なパッケージを作りますが、そのぶん構造が複雑になり、テストの設計や工程も高度化します。

■半導体バリューチェーン
半導体の設計、製造、組立・パッケージング、テスト、モジュール化、最終製品への組み込み、販売までの一連の流れを指す言葉です。アドバンテストは、この中でも主に「テスト」の領域を中心に、前後の工程とも連携しながら価値を提供する立場にあります。

■ターンキー・ソリューション
顧客側で細かなカスタマイズや組み立てをしなくても、導入すればすぐに使える「完成品としてのソリューション」を意味します。アドバンテストの場合、テストシステム・ハンドラ・デバイスインタフェース・ソフトウェアなどをあらかじめ組み合わせた形で提供し、立ち上げ期間の短縮や運用負荷の軽減につなげています。

■第３期中期経営計画（MTP3）
アドバンテストが2024〜2026年度を対象に掲げている3カ年の中期経営計画で、成長戦略と主要な経営指標をまとめたものです。半導体テスト市場の成長を背景に、「Automation of Test」や包括的テストソリューションの展開を加速し、財務指標と環境・人財に関するKPIを組み合わせて企業価値向上を図る方針が整理されています。